Verilog 资源专区

其他 1 积分

基于Verilog的状态机序列检测器

利用状态机编写一个序列检测器，可以依照思路修改需要检测的序列！

Verilog 序列检测器 状态机

0 0 查看详情

其他 1 积分

基于Verilog的小数分频器

利用VERILOG语言，实现一种小数分频！可以修改分频比！

Verilog 小数分频 时钟分频

0 0 查看详情

其他 1 积分

基于有限状态机的8位计数器设计

应用背景让我们用一个计数器的设计为一个有限状态机的设计实践。请参考以下fi图说明你打算实施在即将来临的一周。关键技术I / O defi定义：时钟：系统时钟重置：重置所有8位计数器

有限状态机 计数器 数字电路

0 0 查看详情

其他 1 积分

Verilog 4位带符号加法器/减法器设计与验证

应用背景写一个Verilog描述签署4位加法器/减法器。该模块fi定义是：模块add4（cout，总和，A，B，CIN，复位，时钟，添加）输入[3:0] A，B；输入CIN，复位，时

Verilog 加法器 减法器

0 0 查看详情

其他 1 积分

基于状态机的Verilog交通灯控制器

这程序是利用状态机来控制交通灯verilog码-This procedure is the use of state machine to control the traffic

Verilog 状态机 交通灯

0 0 查看详情

其他 1 积分

Altera CCD Verilog 程序集

ALTERA关于CCD的一些verilog程序，都通过运行无误的。-ALTERA on a number of Verilog CCD procedures, both by ru

Altera CCD Verilog

0 0 查看详情

其他 1 积分

I2C Verilog实现

应用背景你好这是一个verilog代码^ _ ^这是一个verilog代码^ _ ^这是一个verilog代码^ _ ^这是一个verilog代码^ _ ^关键技术Verilog对

I2C Verilog 串行通信

0 0 查看详情

其他 1 积分

Verilog计分器FPGA实现

应用背景scoredown代码包含2个模块和测试模块1 Verilog。这是一个代码写入FPGA实现。输入按钮和开关，输出LED。 ；关键技术本文采用Verilog编码来实现电路的

Verilog FPGA 计分器

0 0 查看详情

其他 1 积分

基于 ModelSim6 的简单编码程序

A program for a simple encoder using ModelSim6

编码器 ModelSim 数字逻辑

0 0 查看详情

其他 1 积分

Verilog LDPC编码器源代码

verilog编写的ldpc编码的源代码 -ldpc prepared verilog source code

Verilog LDPC 编码器

0 0 查看详情

其他 1 积分

移位相加乘法器Verilog实现

应用背景此代码是移行为模型和添加乘数随着乘数和被乘数参数比特宽度关键技术Verilog 2001和Xilinx的Spartan 6 FPGA板试验台

Verilog 乘法器 移位相加

0 0 查看详情

其他 1 积分

基于 Verilog 的 UART 处理器部件实现

介绍了如何用verilog语言实现处理器部件uart-Describes how to use Verilog language processor components UART

Verilog UART 处理器部件

0 0 查看详情