Verilog 资源专区

其他 1 积分

freeDev开发板VGA控制器IP核Verilog实现

freeDev数字应用开发板中的VGA控制器的IP核的verilog实现-freeDev digital application development board of the

VGA控制器 Verilog FPGA

0 0 查看详情

其他 1 积分

freeDev开发板七段数码管IP核Verilog实现

freeDev数字应用开发板中的七段数码管的IP核的verilog实现-freeDev digital application development boards in the

freeDev 七段数码管 Verilog

0 0 查看详情

其他 1 积分

8位Booth乘法器Verilog代码

展位的乘法算法是将在两个的补充符号两个符号二进制数字相乘的乘法算法。展位的算法可以通过反复添加 （与普通的无符号二进制加法） 两个预设值 A 和 S P，然后对体育执行算术右移产品

Verilog Booth乘法器 数字逻辑

0 0 查看详情

其他 1 积分

FREEDEV开发板I2C总线IP核Verilog描述

FREEDEV数字应用开发板上的I2C总线IP核的verilog描述-FREEDEV digital application development board I2C bus I

I2C Verilog IP核

0 0 查看详情

其他 1 积分

基于IOBUF的Verilog双向总线读写控制

lbus总线：一般是两个FPGA之间的相连接总线。或者其余器件与FPGA之间的数据总线。一般的时候会设计到双向数据总线。如何完成读写的控制？这里介绍一种简易稳定的处理方法。利用IO

Verilog IOBUF 双向总线

0 0 查看详情

其他 1 积分

基于Verilog的MIMO无线信号最大似然检测算法实现

应用背景基于ZC706和AD9361实现MIMO无线信号的检测，接收端采用最大似然检测算法实现信号的检测。检测出发射端发送额BPSK信号。当然也可以是QPSK，16QAM,64QA

Verilog MIMO ML检测

0 0 查看详情

其他 1 积分

FIFO Verilog 实现

动画电影好的颠覆活动符合大喊大吼，道光皇帝繁华的大喊大吼，给对方互动活动芳华虚度和。电饭锅很多新的，都会给读后心得黑灯瞎火大学，得到优惠电信用户读后心得颠覆活动消化道，颠覆活动符合

Verilog FIFO 数字电路

0 0 查看详情

其他 1 积分

8251通用串行异步收发器Verilog HDL源代码

通用串行异步收发器8251的Verilog HDL源代码,经过仿真验证。 -Universal Serial Asynchronous Receiver Transmitter

8251 Verilog HDL

0 0 查看详情

其他 1 积分

FPGA数字跑表（数码管显示，按键控制）

数字跑表，数码管显示，按键控制，基于FPGA开发板,,,数字跑表，数码管显示，按键控制，基于FPGA开发板,,,,,数字跑表，数码管显示，按键控制，基于FPGA开发板.......

FPGA 数字跑表 数码管

0 0 查看详情

其他 1 积分

基于Verilog的RAM冒泡排序程序

应用背景本程序是基于verilog编写的ram冒泡排序程序，可将任意输入的16个64比特的数进行排序，仿真都通过，可在其上修改进行更大数据量的排序，对开发FPGA有很大的借鉴意义关

Verilog RAM 冒泡排序

0 0 查看详情

其他 1 积分

基于Xilinx Spartan-3E FPGA的800x600 VGA控制器

A 800x600 VGA controller to use for displaying static images. Designed for Xilinx Spartan-

VGA控制器 FPGA Verilog

0 0 查看详情

其他 1 积分

Verilog HDL Cache 实现（LRU替换算法）

应用背景原创VERILOG HDL 实现数据指令CACHE的操作，LRU替换算法，包括1路组相连和2路组相连，包含ISE工程文件，亲测可用，初学者必备关键技术采用verilog语言

Verilog Cache LRU

0 0 查看详情