本专区汇聚了各类基于 数字逻辑 开发的源码资源，共计 321 篇资源供开发者免费下载学习。
递增方式在4位数码管上向上计数显示从0000-0001->0002……..9999….0000….0001…. -- 利用CPLD设计了一个4位十进制计数器，并用数码管显示当前
这是一个基于FPDA的交通灯程序，程序每部分功能截图都有，自上而下分模块实现的。
VHDL基本运算，采用8位为乘法器，将两个8位字符串的值输入相乘后
ALU8加法器ALU8 ALU8 ALU8 -ALU8ALU8ALU8ALU8ALU8ALU8ALU8ALU8
verilog8位浮点数四则运算。其中mantisa为4位，exp位为3位，符号位1位。可以为其他比特数的浮点运算verilog代码作为借鉴。程序包含testbench可以直接运行
使用EPM7128设计的数字钟，调时、对时等基本功能都具备了，如果不是受限于7128的规模，个别地方还可以做的更好！-EPM7128 Design of the use of th
设计一个模块，从一个窜行数据流里检测出码流“11100”，这个模块包括reset,clk,datain及输出端pmatch-design a module from a trip
该程序实现的N位全减器，首先实现一位的减法器，之后实现N位全减器。-Program of the N-bit-wide reduction, the first realizati
该程序实现的是n位全加器，首先用与非门实现一位全家器，最后实现n位的全加器。-the program is to achieve the n-bit full adder, fir
译码器在接口电路中的作用，学习带有译码器的接口电路设计方法-The decoder in the interface circuit in the role of learning
altera fpga noisII52001
此代码包含真正的双端口 ram 接口使用 verilog 代码。在这里，您可以检查读的操作，写操作。通过仿真验证。包括的每个行的注释，理解的操作和流程的代码。去通过它以供参考。