本专区汇聚了各类基于 数字电路 开发的源码资源，共计 573 篇资源供开发者免费下载学习。
应用背景当你按下一个按钮有一个反弹的效果，因为金属零件连接另一个按钮是不理想的，导致一个读错误的微控制器。如果我们有一个按钮，打开或关闭一个LED，如果我们不实施反弹跳过滤器（软件
介绍了基于FPGA的多功能计程车计价器的电路设计。该设计采用了可编程逻辑器件FPGA的ASIC设计，并基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡ系列的2sc
Float Point Add, Multiply, and Divide arithmetic. You can change and modify the add block
实现数码管的循环计数，数码管接法为共阴级接法。-To achieve the cycle count of the digital control, digital control
《数字电路EDA入门－VHDL程序实例》---交通灯程序例子-"digital circuit EDA portal-VHDL program examples"-- traffi
一个用VHDL语言编写的全加器，是数字电路EDA设计的一个例子，可能不太特别，但是应该可以用一下的。-a VHDL prepared by the full adder, digi
初学者所要了解的verilog程序，初学者所要了解的verilog程序，初学者所要了解的verilog程序，初学者所要了解的verilog程序，初学者所要了解的verilog程序，
是ISE的中文教程，主要是对初学者演示和展示在XILINX的ISE集成软件环境下，如何用VHDL和原理图的方式进行设计输入，用MOdelsim方针。-ISE is a Chines
这是 MIPS32 设计的一部分，它是面向 FPGA。它已经过测试与系统的 verilog，通过所有考试。它实现了几个 instrucctions。和它是河津 fot 计时员。它
异步fifo，实现的方法是MSB，满足慢时钟域到跨时钟域的数据传输，也满足快时钟域到慢时钟域的数据传输。
利用verilog编码，设计运动员反应测试时间的电路，共有三个输入，枪声、运动员和复位信号，另外，认为反应时间不可能小于200ms，因此当测量时间小于200ms时 会发出警报
格雷码产生文件，可以产生任意长度位数的格雷码，并生成在文本文档中-Gray code generated files, you can produce an arbitrary l