Verilog 资源专区

其他 1 积分

Verilog GF乘法器实现

代码分为两部分：ff_const_mul.v和ff_mul.v，从而实现GF乘法器，VERILOG编写-Code is divided into two parts: ff_con

Verilog GF乘法器 硬件描述语言

0 0 查看详情

其他 1 积分

基于Altera Quartus II的FPGA简易数字钟设计源码

一个简易数字钟程序，可以实现24小时精确计时、整点报时、时钟矫正、时钟复位等功能

FPGA Quartus II 数字钟

0 0 查看详情

其他 1 积分

基于Verilog实现的STBC空时分组编码器设计源码

stbc空时编码源码，非常好的程序。verilog程序-STBC Space-Time Coding Source, very good program. Verilog prog

STBC Verilog MIMO

0 0 查看详情

其他 1 积分

FIFO (32位32深度)

FIFOFile name:FIFO //Describe:32*32bit FIFO //Input:data[31:0],wrreq,rdreq,clock //O

FIFO 数据缓冲 32位

0 0 查看详情

其他 1 积分

四层电梯控制器Verilog源码资源说明

应用背景用于控制电梯或电梯，并用它来描述它的功能。关键技术这是Verilog  ；它是Verilog  ；它是Verilog  ；它是Verilog  ；它是Verilog  ；它

电梯控制器 Verilog 数字系统

0 0 查看详情

其他 1 积分

基于Verilog语言的Viterbi卷积码编码器完整实现方案

一个完整的viterbi(2,1,7)编码程序，使用的是Verilog语言-A complete viterbi (2,1,7) coding procedures, using

Verilog Viterbi编码 卷积码

0 0 查看详情

其他 1 积分

Verilog UART波特率可调通信模块资源说明

该文档里面包含了通过用Verilog编写的串口通信程序，最重要的是代码中涉及并计算出了波特率的可调整性，比如一些常见的波特率：9600、115200等，该代码已在实验中验证了它的可

Verilog 串口通信 UART

0 0 查看详情

其他 1 积分

Verilog实现的SHA1算法与bq26100加密认证方案

该文档中包含用Verilog编写bq26100的SHA1算法，以及含bq26100如何编写程序控制加密认证的详细步骤的PDF文档。该Verilog算法程序已经在实验中验证可行，代码

SHA1算法 Verilog bq26100

0 0 查看详情

其他 1 积分

TS流输入Verilog源码功能与应用说明

ts流输入virilog源码-ts stream input source virilog

TS流 Verilog 数字视频

0 0 查看详情

其他 1 积分

Verilog实现4端口LCD1602驱动

verilog编写的4端口驱动lcd1602，一般的都是8端口驱动，我的开发板是spartan3e的上面的lcd1602是死端口驱动的，当时找了各种资料才自己琢磨出来的，上传出来供

Verilog LCD1602 4端口驱动

0 0 查看详情

其他 1 积分

Verilog实现MIPS流水线CPU设计与应用说明

个人作业，mips流水线cpu，支持mips-c3指令集

Verilog MIPS 流水线

0 0 查看详情

其他 1 积分

基于Verilog的串口通信发射与汉明编码系统源码

利用Verilog语言实现串口通信发射模块，此项目程序可运行在quartus软件上。项目中包括波特率时钟模块、数据产生及汉明编码模块、串口发射模块。

Verilog FPGA 串口通信

0 0 查看详情