数字电路 资源专区

其他 1 积分

VHDL数码管显示程序

这是一个用VHDL语言写的数码管程序.有用着-This is a VHDL language used to write the digital tube procedures.

VHDL 数码管 FPGA

0 0 查看详情

其他 1 积分

VHDL分频器程序

这是一个用VHDL语言写的分频程序,可用得着-This is a VHDL language used to write the sub-frequency procedures,

VHDL 分频器 数字电路

0 0 查看详情

其他 1 积分

EPM570电子元件英文说明书

一种电子设计元件EPM570的英文说明书-The design of an electronic component EPM570 English Manual

EPM570 CPLD 电子元件

0 0 查看详情

其他 1 积分

基于Verilog HDL的公用电话计费系统设计

采用Verilog HDL硬件语言设计,实现基本的公用电话计费功能,设计完整.-Using Verilog HDL language hardware design, the re

VerilogHDL 电话计费 数字电路

0 0 查看详情

其他 1 积分

台湾Verilog HDL硬件描述语言基础教程

台湾verilog hdl硬件描述性语言，适合有基础的人-Taiwan verilog hdl hardware description language, suitable fo

Verilog HDL 硬件描述语言 数字电路

0 0 查看详情

其他 1 积分

Modelsim数据导出方法

modelsim导出数据方法。即在verilog里面假如相应的代码。这样可以在使用modelsim进行仿真时，取出数据，看波形。

Modelsim Verilog 数据导出

0 0 查看详情

其他 1 积分

Verilog 米勒（Miller）编码解码器

这个是verilog下miller米勒编解码，小实验。直接运行即可，将时间轴拉大即可看到具体波形。

Verilog 米勒编码 数字电路

0 0 查看详情

其他 1 积分

偶数分频器Verilog实现与验证

偶数分频，包括验证程序，verilog实现，可综合-Even-numbered sub-frequency, including the verification process,

偶数分频 Verilog 可综合

0 0 查看详情

其他 1 积分

Verilog上升沿检测程序及验证

检测上升沿的verilog程序，有验证程序，可用synplify验证-Detection of rising edge of the Verilog procedures, the

Verilog 上升沿检测 Synplify

0 0 查看详情

其他 1 积分

8路抢答器设计

设计要求 1）. 抢答器同时供 8名选手或 8个代表队比赛，分别用 8 个按钮 S0 ~ S7 表示。 2）. 设置一个系统清除和抢答控制开关 S，该开关由主持人控

抢答器 数字电路 比赛系统

0 0 查看详情

其他 1 积分

VHDL简易流水灯程序

以上是VHDL硬件描述语言写的一个简单锝路流水灯程序,希望对刚接触VHDL的朋友有一定帮助-These are the VHDL hardware description lang

VHDL 流水灯 硬件描述语言

0 0 查看详情

其他 1 积分

同步FIFO设计

同步fifo，本设计采用同步fifo方式，中间例化ram，实现同步fifo传输

同步FIFO RAM 数据传输

0 0 查看详情