硬件描述语言 资源专区

其他 1 积分

基于VHDL的半加器逻辑电路仿真源码资源说明

一种半加器的算法，是基于VHDL软件仿真。请大家下载参考！-A full-adder algorithm is based on the VHDL software emulati

VHDL 半加器 数字电路

0 0 查看详情

其他 1 积分

VHDL硬件描述语言近百套工程实例仿真包

VHDL实例,有近百个实例,都是可以在quarturs 上进行仿真的,大部分都可以通过,对初学者是一非常不错的-VHDL example, there are nearly a h

VHDL FPGA设计 Quartus

0 0 查看详情

其他 1 积分

Verilog计数器源码资源说明

verilog计数器，属于数字电子技术实验入门的资料。

Verilog 计数器 数字电路

0 0 查看详情

其他 1 积分

Verilog数字电路触发器设计与实验源码

verilog触发器，属于数字电子技术实验入门的资料。

Verilog 触发器 数字逻辑

0 0 查看详情

其他 1 积分

Verilog比较器设计资源说明

VERILOG比较器设计，属于数字电子技术实验入门的资料。

Verilog 数字电路 比较器

0 0 查看详情

其他 1 积分

基于硬件描述语言的等精度频率测量系统源码

这是一个等精度测频得硬件描述语言编写的程序，可以用能做等精度测评-This is a precision frequency measurement, such as a hard

等精度测频 硬件描述语言 FPGA开发

0 0 查看详情

其他 1 积分

寄存器应用与硬件描述语言程序资源说明

这个程序可以用作寄存器的使用，硬件描述语言编写-This procedure can be used to register the use of hardware descrip

寄存器 硬件描述语言 数字电路

0 0 查看详情

其他 1 积分

基于FPGA的数字密码锁逻辑设计与实现源码

数字密码锁:S0是复位状态：密码为00000001，关锁。 S1是开锁状态。 S2是修改密码状态：将输入的code作为新密码，关锁。硬件用FPGA2000实现-The nu

FPGA 数字密码锁 有限状态机

0 0 查看详情

其他 1 积分

高性能32位算术逻辑单元ALU设计源码

这个我弄了好久，伤心了。不过，自己喜欢，终于把他给做了出来，过程是相当的复杂，不信。你们可以下下来看看，有不懂得可以咨询我

32位ALU 数字电路设计 计算机组成原理

0 0 查看详情

其他 1 积分

VHDL电子钟显示模块

v、 hdl文件一个电子钟，只要请求动作就开始显示sw

VHDL 电子钟 显示模块

0 0 查看详情

其他 1 积分

Verilog HDL基础资源说明

初学者所要了解的verilog程序，初学者所要了解的verilog程序，初学者所要了解的verilog程序，初学者所要了解的verilog程序，初学者所要了解的verilog程序，

Verilog 硬件描述语言 数字电路

0 0 查看详情

其他 1 积分

Verilog GF乘法器实现

代码分为两部分：ff_const_mul.v和ff_mul.v，从而实现GF乘法器，VERILOG编写-Code is divided into two parts: ff_con

Verilog GF乘法器 硬件描述语言

0 0 查看详情