FIFO 资源专区

其他 1 积分

基于FIFO与中断机制的AT89C5131单片机UART通信系统源码

UART realization for at89c5131 with FIFO and interrupts.

AT89C5131 UART FIFO

0 0 查看详情

其他 1 积分

OPNET下FIFO功能增强程序

ＯＰＮＥＴ下的ＦＩＦＯ程序,用以增强ＯＰＮＥＴ下的ＦＩＦＯ功能-OPNET under the FIFO procedure to enhance the OPNET functi

OPNET FIFO 网络仿真

0 0 查看详情

其他 1 积分

FIFO (32位32深度)

FIFOFile name:FIFO //Describe:32*32bit FIFO //Input:data[31:0],wrreq,rdreq,clock //O

FIFO 数据缓冲 32位

0 0 查看详情

其他 1 积分

基于FIFO的异时钟数据交换系统

这个项目是一个简单的 ISE14.7 项目，使用 fifo 缓冲区不同 clk 区的资料。我们也做了模拟 ISim 嵌入到 ISE14.7 中。事实上，我们可以做它没有相同宽度提取

FIFO ISE 异时钟

0 0 查看详情

其他 1 积分

队列数据结构实现

Implementing a queue data structure

队列 数据结构 FIFO

0 0 查看详情

其他 1 积分

FIFO模块功能与应用详解

fifo是大多数设计中非常重要的模块；

数字电路 FIFO 缓存

0 0 查看详情

其他 1 积分

页式虚拟存储系统模拟与页面置换算法说明

1、模拟一个页式虚拟存储系统，用FIFO和LRU置换算法，计算所发生的缺页次数。每个进程在内存占有3页数据区，刚开始时数据区为空。有以下访问数据页序列：5  0  1  0  2

虚拟存储 页面置换 FIFO

0 0 查看详情

其他 1 积分

Verilog异步FIFO实现

应用背景      异步FIFO读写分别采用相互异步的不同时钟。在现代集成电路芯片中，随着设计规模的不断扩大，一个系统中往往含有数个时钟，多时钟域带来的一个问题就是，如何设计异步时

Verilog FIFO 异步

0 0 查看详情

其他 1 积分

先进先出（FIFO）缓冲器VHDL源码资源说明

第一次输入和输出第一缓冲 vhdl 代码

先进先出 FIFO VHDL

0 0 查看详情

其他 1 积分

LRU与FIFO页面置换算法实现

页面置换之LRU与FIFO-Zhi LRU replacement pages with FIFO

页面置换 LRU FIFO

0 0 查看详情

其他 1 积分

操作系统页面流FIFO实现

操作系统实验课上做得页面流FIFO实现，比较简单的程序，主要是看FIFO的原理，也啥介绍

操作系统 页面置换 FIFO

0 0 查看详情

其他 1 积分

基于FPGA的串口发送模块（含FIFO，支持字符串发送）

本资源是基于FPGA的一个硬件串口模块设计，其中包括的模块有：datagene.v,uart_speed_select.v,fifo_232.v,uart_ctrl.v,uart_

FPGA 串口通信 Verilog HDL

0 0 查看详情