本专区汇聚了各类基于 状态机 开发的源码资源，共计 80 篇资源供开发者免费下载学习。
关于嵌入式开发的状态机思路，使软件编程效率更高-With regard to the state machine embedded development ideas, to ma
应用背景基于VHDL实现四层电梯的运动，实现电梯的正常运转关键技术VHDL，状态机，编译码器，触发器，比较器。
应用背景一般的矩阵键盘扫描都会扫描四次，才能得出结果，并且利用软件延时函数会占用MCU，在一些对时间要求比较高的地方，会产生非常不好的影响。为了避免出现这种极大浪费MCU的情况，本
此代码是一个状态机（西班牙）对FPGA nexys3 7段显示器显示一个4个字母。该代码是verilog语言进行
user mannual for state machine
state machine working with rtos
用于协议状态机的编程参考，可以用于协议设计。-agreement for the state machine programming reference design can be
交通灯状态机的实现，用verilog HDL编程，Xilinx ISE 6仿真，在实际电路中得到验证．-traffic lights to achieve the state ma
应用背景本程序是基于verilog编写的ram冒泡排序程序，可将任意输入的16个64比特的数进行排序，仿真都通过，可在其上修改进行更大数据量的排序，对开发FPGA有很大的借鉴意义关
利用状态机编写一个序列检测器，可以依照思路修改需要检测的序列！
这程序是利用状态机来控制交通灯verilog码-This procedure is the use of state machine to control the traffic
用verilog编写的USB下载线程序 实现USB协议和JTAG接口的数据转换实现状态机。-Verilog prepared using USB download cable pr